(19)国家知识产权局 (12)发明 专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 202210856427.6 (22)申请日 2022.07.21 (65)同一申请的已公布的文献号 申请公布号 CN 114996205 A (43)申请公布日 2022.09.02 (73)专利权人 之江实验室 地址 311100 浙江省杭州市余杭区中泰街 道之江实验室南湖总部 (72)发明人 曹玥　杨建国　张文君　 (74)专利代理 机构 杭州浙科专利事务所(普通 合伙) 33213 专利代理师 孙孟辉　杨小凡 (51)Int.Cl. G06F 15/78(2006.01) G06F 9/445(2018.01) (56)对比文件 CN 114661644 A,2022.06.24 CN 114328322 A,2022.04.12CN 114297101 A,202 2.04.08 CN 114398308 A,202 2.04.26 CN 105843775 A,2016.08.10 CN 114399035 A,2022.04.26 CN 114610394 A,202 2.06.10 US 10755772 B1,2020.08.25 US 10003554 B1,2018.0 6.19 EP 3576328 A1,2019.12.04 曾思涛 等. 《基 于eFLASH存算 一体架构的卷 积神经网络加速 器设计》 . 《万方》 .2021,全 文. Filip Adamec et al. . 《Introducti on to the new Packet Trig gered Arc hitecture for pipelined and paral lel data proces sing》 . 《 Proce edings of 21st I nternati onal Conference Radi oelektro nika 2011》 .2011,全 文. 刘义鹏等.基 于Zynq的皮下指纹OCT数据采 集系统设计. 《浙江工业大 学学报》 .2019,(第0 3 期),全文. 审查员 吴朝烨 (54)发明名称 辅助3D架构近存计算系统的片内数据调度 控制器及方法 (57)摘要 本发明公开了辅助3D架构近存计算系统的 片内数据调度控制器及方法， 将调度控制器作为 内存映射I O设备接入系统总线， 使预设指令 可通 过处理器写入对应内存映射地址实现调度控制； 调度控制器与主机外部中断接收模块连接， 以向 主机发送执行完成中断信号， 并可接收加速器中 断信号， 以判断加速器状态； 获取可接管主机访 存路径， 可直接访问存储器。 可接收来自主机的 预写入数据调度指令并可接管主机访存端口， 以 此访问片上所有内存地址。 根据预设指令， 调度 控制器将依次执行数据调动并在预设节点向主 机发送完成信号， 归还访存端口控制权， 允许主 机读取最终数据。 权利要求书3页 说明书9页 附图6页 CN 114996205 B 2022.12.06 CN 114996205 B 1.一种辅助3D架构近存计算系统 的片内数据调度控制器， 包括： 预设指令存储模块、 数 据搬运模块和状态控制器， 其特 征在于： 所述预设指令存储模块， 存储主机发送的预设数据调度指令， 并将其中的搬运信息和 状态信息分别发送给 数据搬运模块和状态控制器； 所述数据搬运模块， 根据状态控制器的数据搬运指令， 通过预设指令存储模块的搬运 信息， 将数据从  一个加速器搬运至另一个加速器， 并向状态控制器发送指令 完成信号； 所述状态控制器， 根据主机的片内搬运接管请求， 进入片内数据调度状态， 根据 预设指 令存储模块的状态信息、 加速器的中 断信号， 判定可执行的数据搬运指令， 向数据搬运模块 发送可执行的数据搬运指令， 并获取指令完成信号， 在完成搬运后， 根据状态信息， 判定是 否向主机发送执 行完成中断信号， 退 出片内数据调度状态。 2.根据权利要求1所述的辅助3D架构近存计算系统的片内数据调度控制器， 其特征在 于： 所述预设指令存 储模块包括： 指令解码器、 预设指令队列及指令信息寄存器； 所述指令解码器， 接收预设数据调度指令， 并判断预设指令队列是否已满， 若已满， 则 向主机反馈写入失败信息， 若 未满， 则对预设数据调 度指令解码， 判断解码后的预设数据调 度指令是否正确， 若错误， 则向主机反馈写入失败信息， 若正确， 则将预设数据调度指令中 的搬运信息和状态信息分别发送给 预设指令队列和状态控制器； 所述预设指令队列， 写入搬运信息， 并根据从状态控制器获取的更新信息， 进行队列更 新； 所述指令信息寄存器， 根据状态控制器的读取请求， 从预设指令队列中读取对应搬运 信息， 以使数据搬运模块读取。 3.根据权利要求2所述的辅助3D架构近存计算系统的片内数据调度控制器， 其特征在 于： 所述判断解码后的预设数据调度指令是否正确， 是通过加法器计算预设加速器来源内 存地址范围和目标内存地址范围， 将搬运信息中的来源内存起始地址和目标内存起始地 址， 分别与预设加速器来源内存地址范围和目标内存地址范围进行一致性比较， 在范围内 的为正确， 否则， 为 错误。 4.根据权利要求3所述的辅助3D架构近存计算系统的片内数据调度控制器， 其特征在 于： 在一致性比较前， 进 行有效性比较， 当搬运信息中的来源内存起始 地址和目标内存起始 地址不同时为空时， 则为有效， 否则， 无效。 5.根据权利要求2所述的辅助3D架构近存计算系统的片内数据调度控制器， 其特征在 于： 所述根据从状态控制器获取的更新信息， 进 行队列更新， 是预设指令队列将搬运信息写 入队列末尾， 更新尾部单元信息， 根据状态控制器传输的头部更新请求， 更新头部单元信 息。 6.根据权利要求1所述的辅助3D架构近存计算系统的片内数据调度控制器， 其特征在 于： 所述数据搬运模块包括数据搬运控制 器与临时数据缓存， 所述数据搬运控制器接 收状 态控制器的数据搬运指令， 并根据预设指令存储模块提供 的搬运信息依 次生成访存指令， 从来源加速器读出数据对应地址， 存储至临时数据缓存， 再从临时数据缓存读出数据写入 目标加速器对应地址， 循环执行数据搬运操作， 直至全部数据搬运完 毕， 向状态控制器发送 指令完成信号。 7.根据权利要求1所述的辅助3D架构近存计算系统的片内数据调度控制器， 其特征在权　利　要　求　书 1/3 页 2 CN 114996205 B 2于： 所述状态控制器包括状态信息存 储队列和判定模块； 所述状态信 息存储队列， 用于存储所述状态信 息， 根据已有队列信 息、 加速器 中断信号 及数据搬运模块的完成信号， 更新队列信息， 并根据判定模块的头部更新指令清除已完成 队列单元； 所述判定模块， 根据主机发出的片内搬运接管请求与状态信息存储队列中的状态信 息， 判定是否有 可执行的数据搬运指 令； 若没有， 则等待 下一周期 重新进行判定； 若有， 则根 据状态信息判定下一条拟执行 的指令， 向预设指令存储模块发起数据读取请求， 并向目标 加速器发送状态确认指令； 若目标加速器反馈可接 收数据写入， 则向数据搬运模块传输数 据搬运指 令； 若目标加速器反馈不可写入， 则重新进入拟执行指令判定， 进行下一轮加速器 状态确认； 接收数据搬运模块搬运完成信号后， 根据该信号与自身状态信息， 判定队列头部 单元是否更新， 并判定是否向主机发送执 行完成中断信号， 退 出片内数据调度状态。 8.根据权利要求7所述的辅助3D架构近存计算系统的片内数据调度控制器， 其特征在 于： 所述状态信息存储队列， 包括状态信息和额外信息， 状态信息包括： 来源加速器id、 目标 加速器id、 完成后是否退出片上调 度状态， 额外信息包括： 来源数据有效、 是否完成、 是否存 在读写依赖、 相关依赖单 元id信息； 状态信息存 储队列更新 规则如下： 额外信息在队列尾部单 元写入时进行以下初次生成： 来源数据有效、 是否 完成设置为0； 若队列前方单元中， 存在完成后退出片上调度状态或目标加速器id与本单元来源加速 器id一致的， 存在读依赖 设置为1， 读依赖单元id设置为离本单元最近的符合条件的队列单 元id； 若无符合单 元， 存在读依赖设置为0， 读依赖单 元id设置为0； 若队列前方单元中， 存在来源加速器id与本单元目标加速器id一致的， 存在写依赖设 置为1， 写依赖单元id设置为离本单元最近的符合条件的队列单元id； 若无符合单元， 存在 写依赖设置为0， 写依赖单 元设置为0； 额外信息在加速器执 行完成中断信号出现时， 进行以下 更新： 查看队列已有单元中， 是否存在来源加速器id与执行完成加速器id一致且不存在读依 赖； 若存在， 则将所有符合条件单 元的来源数据有效更新 为1； 若不存在， 则不做更新； 额外信息在数据搬运模块的完成信号出现时， 进行以下 更新： 将完成搬运的搬运信息对应id单 元的完成状态设置为1； 若所述对应id单元完成后退出接管状态为0且队列中单元存在对所述对应id单元的 读、 写依赖， 则将所有符合条件 单元的对应读、 写依赖更新为0； 若 所述对应id单元完成后退 出接管状态为1且所述对应id单 元非头部单元， 对所述对应id单 元的读依赖不清除